

一个基于整体优化分析的区域布线算法——DRAFT

应昌胜 洪先龙 王尔乾

(清华大学,计算机科学与技术系,北京)

1987年9月11日收到

本文提出一种新的基于整体优化分析的区域布线算法——DRAFT, 它可以解决通道布线和四边布线问题。该算法分二个阶段完成区域详细布线: 定向布线和最终布线。定向布线阶段给出各线网可行走区间和最佳走线位置, 其结果在最终布线阶段引导各线网的实际走线。布线在两层上进行, 但不限制不同方向的走线必须走在不同层上。实验结果令人满意, 对于大多数发表在文献中的通道布线和四边布线例子, DRAFT 都得到了相当满意的解。

主题词: 通道布线、四边布线、布图、超大规模集成电路设计、计算机辅助设计

一、引言

在集成电路版图的自动设计中, 自动布线是其关键算法之一。已发表了不少有关自动布线的算法^[1-11], 其中多数是针对解决通道布线问题的。近年来发表了几个解决四边布线问题的算法。在积木块布图 (Building Block Layout) 模式中, 四边布线问题(也叫开关盒布线问题)的求解尤为重要。本文提出了一个新的区域布线算法——DRAFT, 它基于总体优化分析, 兼顾解决四边布线和通道布线问题。区域布线定义为: 在一个矩形布线区域中, 区域四周是以信号网名标识的信号网端点(或称引脚), 布线过程就是连通所有同名的信号网端点。

DRAFT 的一个新思想是把详细布线分为两个阶段完成, 我们分别称为定向布线和最终布线。定向布线全面地分析布线区域中各线网相互之间的拓扑关系和约束关系, 求解各线网在不致引起冲突的前提下可以占用的走线道区间(简称 FTI) 和最佳走线位置(IDT)。最终布线基于定向布线的结果, 实际分配走线道给各线网。

布线在两层上进行, 分别称为水平层和垂直层, 但 DRAFT 不限制不同走向的线段必须布在不同层上, 这也有别于其它大多数算法。

评价一个布线算法的好坏有多方面因素: 布通率(对四边布线而言)、面积(对通道宽度可变的通道布线而言)、连线总长以及导孔数等。在 DRAFT 中, 综合考虑了上述因素, 尤以布通所有线网为主要目标。

本文先回顾已发表的几类典型布线算法, 然后详细介绍定向布线和最终布线算法, 并

讨论了实现时的若干问题。最后给出一些实验例子和结果。

二、简单回顾以往的一些典型算法

早期的迷宫法和线探法^[1]无疑可以用来求解区域布线问题，但存在着线序问题，布通率低，要求较多的人工干预才能完成布线。此外，这类算法的时间和空间复杂性高，在VLSI的布图中，它们更是难以胜任。

随后发表的许多布线算法都是针对通道布线模式。按照布线进行的顺序方向划分，可以粗略地把它们分为纵向法（Row by Row）和横向法（Column by Column）两类。纵向法逐行完成布线，较典型的算法是由 Yoshimura 和 Kub 提出的基于图论的合并-匹配（Merge-Match）算法^[3]。Fiduccia 和 Rivest 提出一个从左到右扫描通道的横向算法 Greedy^[4]。Greedy 这类横向算法控制结构简单，可以较自然地解决闭环垂直约束问题和改进用于解决四边布线问题。其不足之处在于这类算法缺少全局优化考虑，布线结果中导孔多或存在一些不必要的迂迴。而基于图论的合并-匹配算法，布线结果较好，但改进余地小，看不出它们可以直观地改进用以解决四边布线问题。

Reed 等提出的 YACRII 算法^[5]是又一个很好的通道布线算法，不过它解决垂直约束冲突的方法较单调，难以解决一些垂直约束关系较复杂的问题。

四边布线较通道布线困难得多^[1]，发表的算法较少。Burstein 和 Pelavin 提出的分级布线算法^[6]可以用来解决四边布线，但结果不太令人满意；不过他们发表的分级通道布线算法^[7]结果很好。已有几个从通道布线算法改进得到的四边布线算法，如 Hamachi 和 Ousterhout 发表的四边带障碍布线算法——Detour^[8]。

近年来还有一些结合人工智能方法来解决布线问题的尝试，如由 Jobbani 和 Siewiorek 发表的基于知识的布线专家系统——Weaver^[9]；但目前这类算法执行时间太长，效率低。

基于前面的分析，我们提出一个有效的区域布线算法——DRAFT，它基于对所有线网的总体优化分析，具有较广泛的适应性，能解决四边布线和通道布线。

三、DRAFT 算法

本节详细介绍 DRAFT 算法，包括定向布线和最终布线两部分。

布线区域四周的信号网端点分别存放在 Left, Right、Top 和 Bottom 表中。一个预处理过程把各多端线网分解为相继的若干二端线网，称前者为后者的源线网。线网（这时均为二端线网）可以分为 L-T 型（始、终端点分别在 Left 表和 Top 表中）、L-R 型、T-B 型等，共 11 种类型的线网。

分解多端线网为二端线网的目的在于简化线网间的约束关系，这在线网的垂直约束图（VCG，见 [3]）上表现为可能缩短最长路径。多端线网拆开后，布线将更为灵活，但同时将导致布线结果中 dogleg（见 [2]）数及导孔数增多，这将在定向布线阶段作专门处理，也可以考虑用导孔数最少化算法进行后处理。

(一) 定向布线

定向布线求解各线网在不产生垂直冲突前提下的 FTI 和 IDT。它可以看成是在布线区域中的一次松散布线，其结果将引导最终布线时各线网的走线。线网之间的垂直约束关系是决定各线网走线位置的主要因素，此外，还参考线网端点位置、人工布线实践中的一些启发式规则。

首先构造线网的垂直约束图 VCG，参见 [3] 中的定义。一个预处理过程检测在 VCG 中是否存在回路，如存在，则在 VCG 中删去一些边直到不存在回路。扫描 VCG 并依据线网的水平区重叠情况，可以确定各线网的 FTI 和初步的 IDT 值。

假定 $P(n_i)$ 表示 VCG 上通过顶点 n_i 的最长路径， t_1 表示 $P(n_i)$ 上位于 n_i 之前的顶点数， t_2 表示 $P(n_i)$ 上位于 n_i 之后的顶点数。为不致产生垂直约束冲突， n_i 可占用的水平走线道限制在区间 $[t_1 + 1, h - t_2]$ 内，其中 h 为布线区的高度。对通道布线问题， h 可取最大通道密度值。（如通道布线失败， h 加 1 再作一次）。除了考虑垂直约束外，还需要参考线网的水平重叠约束。如图 1 所示，从 VCG 上看，线网 3 可以占用的走线道区间为 $[2, 3]$ ，但由于线网 1 和线网 2 的水平区重叠，线网 3 实际上只能分配在走线道 3 上，其 FTI 应为 $[3, 3]$ 。正向和逆向各遍历一次 VCG，可很容易地求出各线网的 FTI。




图 1

在求出 FTI 后再求解线网的 IDT。设线网 n_i 的 FTI 为 $[a, b]$ ，则 n_i 离开 a 越远越有利于 $P(n_i)$ 上位于 n_i 之前线网的布通。基于类似理由，也希望 n_i 离开 b 远些。若把 n_i 分配在 $[a, b]$ 的中点，则相当于给 $P(n_i)$ 上位于 n_i 前后的线网以相同的调节自由度。更合理的考虑应是给线网数多的那一方以更大的自由度。如用 $IDT(n_i)$ 表示 n_i 的最佳走线位置，则有：

$$\frac{IDT(n_i) - a}{b - IDT(n_i)} = \frac{a - 1}{h - b}; \text{ 即, } IDT(n_i) = \frac{ah - b}{h - b + a + 1}.$$

在上式中，若 $a > b$ ，则表示不可避免地存在垂直约束冲突，将有 $IDT(n_i) < a$ 或 $IDT(n_i) > b$ 。这将在最终布线阶段解决。一般地有：

$$b \geq IDT(n_i) \geq a;$$

至此，我们得到了各线网的 FTI 和 IDT 的初步值。下面再参考其它一些因素如相邻线网的匹配、线网端点的位置及一些人工布线中的启发式规则等进一步调整部分线网的 IDT 和 FTI。调整的原则如下：




图 2

1. 有利于提高布通率

(1) 确保关键路径上的线网不受阻。所谓关键路径是指 VCG 上的长路径。如图 2 所示, ②→③ 为关键路径。为确保线网 2 占用第一走线道, 线网 3 的 FTI 和 IDT 分别取值 [2, 2] 和 2。

(2) 相邻列同层 (ASCL) 原则^[9]。它有利于空出水平层上的走线道。如图 5 上的 7 号线网, 它完全布在垂直层上。

2. 有利于减少导孔数

(1) 尽可能给端点同名的线网分配一致的 IDT。

(2) L-T、L-B、T-R 和 B-R 型线网的 IDT 的值取靠近它们在 L 和 R 中端点的位置。对于通道布线问题, 可以根据 IDT 值浮动左、右边的端点位置。

(二) 最终布线

参考 Greedy 算法, DRAFT 的最终布线也采用控制结构简单、直观的横向扫描法。它从左到右扫描布线区域, 基于有序的几条规则进行。但在决定各线网调整位置的策略上已完全区别于 Greedy 算法。

Greedy 算法在每一列上以一种‘贪婪’方式试图最优化利用该列上的垂直走线道, 但由于缺少总体分析, 部分线网的走线可能较盲目。而在 DRAFT 的最终布线算法中, 始终由线网的 IDT 决定各线网走线道的调整。由于 IDT 值是在总体分析了各线网之间相互约束等因素后求得的, 因此在总体上避免了各线网走线的盲目性。可以这样看, 在最终布线过程中, 线网的 IDT 起指南针作用, FTI 为界限。

我们假定在 *Left* 表和 *Right* 表中的端点从水平层引出, 而在 *Top* 表和 *Bottom* 表中的端点在垂直层上引出。由于不限制不同方向走线必须走在不同层上, 各线网的走线将更加灵活, 有利于提高布通率。但同时也要求有较 Greedy 更为复杂的一些规则。下面我们给出最终布线与 Greedy 算法的主要不同点。

1. 如果在水平层上没有空走线道, 可以暂时把线网分配在垂直层上, 在后续列上进行调整; 而不是去扩大布线区域。

2. 按照 ACSL 原则, 一些线网直接引入到垂直层上。

3. 在每一列上, 水平层和垂直层上的垂直线段都可以用作走线道的合并。

4. L-L 型线网在布线开始时引入布线区, 在随后列上通过合并连通; 而当布线进行到布线区右端时, 考虑给 R-R 型线网分配走线道。

5. 与 Greedy 的最主要的区别是: 每个线网趋于占用其理想位置 IDT。我们可以

说是各线网的 IDT 引导各线网走线,而各线网的 FTI 限制各线网的活动范围。

四、实验结果

DRAFT 已经用 Fortran77 语言在 PCS68000 微机上实现,运行在 Unix 操作系统下。对参考文献中给出的通道布线和四边布线例子进行布线,结果令人满意。

表 1 给出通道布线例子的实验结果,其中 Deutsch 困难例子用 20 个走线道布通。表 2 列出四边布线实例,包括 Burstein 困难例子和另一困难例子 ‘Chen9’。

表 1 DRAFT 的通道布线实例

例 子	列 数	最大密度	布线道数	通孔数	连线总长	CPU 时间	文中图号	参考文献中 对应图号
YK	12	5	4	14	70	0.42		[3] Fig. 1
YK. 1	35	12	11	69	544	1.52	Fig. 3	[3] Fig. 25
YK. 3a	62	15	15	131	1380	3.35		[3] Fig. 26
YK. 3b	61	17	17	126	1601	3.48		[3] Fig. 27
YK. 3c	79	18	18	170	2111	5.28	Fig. 4	[3] Fig. 28
Weaver1	12	5	4	16	52	0.45		[8] Fig. 17
Deutsch	175	19	20	402	5239	12.75	Fig. 7	[10] PP. 142

表 2 DRAFT 的四边布线实例

例 子	布线区长、宽	通孔数	连线总长	CPU 时间	文中图号	参考文献中 对应图号
chen2	10 * 8	17	128	0.48		[9] Fig. 2
chen9	23 * 22	51	869	1.73	Fig. 5	[9] Fig. 9
Burstein	23 * 15	40	550	1.23	Fig. 6	[8] Fig. 21

表 3 和表 4 就 Deutsch 困难通道例子和 Burstein 困难四边例子把 DRAFT 同其他几个好的布线算法进行比较。可以看出 DRAFT 解决四边布线问题是有效的,对通道布线问题也能得到较好结果。

表 3 Deutsch 通道例子的布线结果比较

布线算法	通 道 数	通 孔 数	连 线 总 长	CPU 时间(秒)
YACR-2	19	287	5020	2.8 [5]
B&P	19	336	5023	24 [7]
Y&K	20	308	5075	2.1 [31]
Detour	20	412	5302	3.9 [6]
DRAFT	20	402	5239	12.25

图 3 是一个通道布线例子 “YK. 1”, 其最大通道密度为 12, DRAFT 用 11 个走线道布通。图 4 是另一个通道布线例子 “YK. 3c”。图 5 是 Burstein 四边布线例子, 图 6 是一个较 Burstein 更为复杂的四边布线例子 “Chen9”, DRAFT 都得到了较为满意的解。

表 4 Burstein 四边例子的布线结果比较

布线算法	通孔数	连线总长	CPU 时间(秒)
Detour	67	564	? [6]
Weaver	41	531	1506 [8]
C&L&Z	44	?	1.0 [9]
DRAFT	48	550	1.23




图 3 通道布线例子“YK. 1”



图 4 通道布线例子“YK. 3c”

图 7 是 Deutsch 困难通道布线例子，许多文献上算法都用它来测试，DRAFT 的结果也相当好。

五、小结

本文提出了一个新的区域布线算法 DRAFT，它把详细布线进一步分为定向布线和最终布线两步进行。从实例结果看，DRAFT 很好地解决了通道布线和四边布线问题，已发表的布线算法很少能做到这一点。定向布线阶段相当于在布线区域内的一次松散布线，在全局上减少和避免线网冲突，克服最终布线的盲目性。定向布线过程是算法关键的一步。DRAFT 的最终布线参考了 Greedy 算法，但本质上又区别于 Greedy 算法。此




图 5 Burstein 四边布线例子



图 6 较 Burstein 更为困难的四边布线例子




图 7 Deutsch 困难通道布线例子

外,由于不限制不同方向走线必须布在不同层上,布线过程具有更大灵活性。在这个前提下,对通道布线而言所需水平走线道数的下界已不再是通道区内的最大密度了,而可以更小,如表 1 给出的例子 YK、YK.1 和 Weaver 1。

进一步的工作将改进 DRAFT 使之能解决不规则边界和带障碍区域的布线问题。另外,扩充 DRAFT 解决三层布线也是一个有意义的课题。

参 考 文 献

- [1] Soukup, J., *Proc. of IEEE*, 69, 1281(1981).
- [2] Deutsch, D. N., *Proc. of 13th Design Automation Conf.*, 1976, 425—433.
- [3] Yoshimura, T., Kuh, E. S., 'Efficient Algorithm for Channel Routing', *IEEE Trans. on CAD of IC and System*, CAD-1, 25(1982).
- [4] Rivest, R. L., Fiduccia C. M., *Proc. 19th DAC*, 1982, 418—424.
- [5] Reed, J., Sangiovanni-Vincentelli, A., Santomauro, M., *IEEE Trans. on CAD of IC and System*, CAD-4, 208(1985).

- [6] Hamachi, G., Ousterhout, A., Proc. 21st DAC, 1984, 173—179.
- [7] Burstein, M., Pelavin, R., Proc. 20th DAC, 1983, 591—597.
- [8] Joobani, R., Siewiorek, D. P., *IEEE DESIGN & TEST*, Feb, 1986, 12—23.
- [9] Chen, S., Liu, M., Zhuang, W., Proc. ISCAS 1985, China, 73—76.
- [10] Ohtsuki, T. (Editor), *Layout Design and Verification*, Chapter 4, Elsevier Science Publishers B. V. (North-Holland), 1986.
- [11] Burstein, M., Pelavin, R., *IEEE Trans. on CAD of IC and System*, **CAD-2**, 223(1983).

DRAFT—An Efficient Area Router Based on Global Analysis

Ying Changsheng, Hong Xianlong and Wang Erqian

(Dept. of Computer Science & Technology, Tsinghua University, Beijing)

Abstract

A new area router—DRAFT is presented. Based on a global optimal analysis of nets. DRAFT is capable of routing switchboxes and channels. It partitions the detailed routing into two steps: directional routing and final routing. Directional routing functions as a loose routing in the routing area and evaluates the ideal position of each net. Its results will guide the final routing procedure. Final routing actually routes the area. DRAFT is a grid-based router using two interconnection layers. It relaxes the unnecessary constraints of assigning different layers to different directions. Experimental re-suits are quite encouraging. Optimal results are obtained in most cases for both switchbox and channel routing in published literatures.

KEY WORDS : Channel Routing. Switchbox Routing, Layout. VLSI Design. CAD